Cahier des charges

Implémentez un maître AXI4 simple gérant les deux canaux de lecture : Read Address (AR) et Read Data (R).

Implémentez un esclave AXI-Lite avec trois registres 32 bits accessibles en lecture/écriture, gérés par deux machines à états indépendantes.

Implémentez une machine a états a 3 process pour un feu piéton avec timer integre et gestion des durees par état.

Implémentez une machine a états Moore a 3 process qui fait defiler 4 LEDs en séquence sur commande.

Implémentez un additionneur N bits a propagation de retenue (ripple carry) en utilisant uniquement des operateurs logiques, sans bibliotheque arithmetique.

Implémentez un compteur bidirectionnel générique avec chargement parallele, enable et reset asynchrone.

Implémentez un circuit anti-rebond (debouncer) avec un temps de stabilisation configurable via des génériques.

Implémentez un encodeur de priorité combinatoire 8 vers 3 qui encode la position du bit actif de plus haute priorité.

Implémentez un compteur Johnson 4 bits avec reset synchrone. Le compteur parcourt une séquence de 8 états avant de revenir a son état initial.

Implémentez un barrel shifter 8 bits effectuant un décalage logique a gauche en 3 etages combinatoires (shift-by-4, shift-by-2, shift-by-1).

Implémentez un registre W1C : les bits se positionnent via i_set_en et s'effacent en écrivant 1 via i_clr_en.

Générez une impulsion périodique de 1µs à partir d'une horloge système de période connue.

Implémentez un compteur générique N bits synchrone avec enable, reset asynchrone et indication de débordement.

Implémentez un comparateur combinatoire 8 bits qui compare deux nombres non signes et indique la relation entre eux.

Implémentez un bloc combinatoire 4 bits selectionnable en addition ou soustraction via un signal de contrôle.

Implémentez un comparateur générique cascadable avec entrées de cascade pour connecter plusieurs etages.

Implémentez un registre 8 bits avec chargement parallele et reset asynchrone.

Implémentez un registre a décalage 4 bits pouvant décaler a gauche, a droite, charger en parallele ou conserver sa valeur.

Implémentez une mémoire morte (ROM) de 8 mots de 4 bits, purement combinatoire.

Implémentez une ROM 16 mots de 4 bits en utilisant un tableau constant VHDL.

Implémentez une mémoire RAM de 8 mots de 4 bits avec écriture synchrone et lecture asynchrone.

Implémentez une mémoire RAM de 16 mots de 4 bits avec écriture synchrone et lecture asynchrone.

Implémentez une pile LIFO (Last In, First Out) de 8 niveaux sur 8 bits avec push, pop, et indicateurs empty/full.

Implémentez une RAM double port de 8 mots de 8 bits : un port d'écriture et un port de lecture indépendants.

Implémentez un banc de 4 registres de 8 bits avec 1 port d'écriture et 2 ports de lecture.

Implémentez un additionneur 4 bits a anticipation de retenue (Carry Lookahead Adder).

Implémentez un additionneur CLA 8 bits en cascadant deux blocs CLA 4 bits.

Implémentez un barrel shifter 4 bits a 2 etages pouvant décaler logiquement a gauche de 0 a 3 positions.

Implémentez un additionneur pour un format flottant simplifié : 1 bit signe, 3 bits exposant (biais 3), 4 bits mantisse (implicite 1.xxxx).

Implémentez un multiplieur pour le meme format flottant simplifié : 1 bit signe, 3 bits exposant (biais 3), 4 bits mantisse (1 implicite).

Implémentez un générateur de parité paire : genere un bit de parité pour 7 bits de données, et vérifié un mot de 8 bits (7 data + 1 parité).

Implémentez un compteur de population : compte le nombre de bits a '1' dans un vecteur de 8 bits.

Implémentez un multiplexeur a priorité : 4 canaux de données 4 bits avec bits de requete. Le canal de plus haute priorité active est sélectionné.

Implémentez un synchroniseur a poignée de main (4 phases) pour transférer un bus de données entre deux domaines d'horloge indépendants.