>_
FPGA VHDL
Pour Tous
Site en phase de test
Progression
Challenges
Classement
Communauté
Certification
Le Club
EN
Chargement…
Protocoles
8 cours
Suivez les cours dans l'ordre recommandé.
01
Protocole AXI
Le protocole AXI (Advanced eXtensible Interface) d'ARM : canaux d'écriture, de lecture, burst et handshake.
Lire
02
Protocole AXI-Lite
AXI-Lite : la version simplifiée d'AXI pour les registres de configuration et de contrôle.
Lire
03
Protocole AXI-Stream
AXI-Stream : transfert de données en flux continu, sans gestion d'adresses.
Lire
04
Protocole SPI
Signaux SPI, modes de transfert, trames et points d'implémentation VHDL.
Lire
05
Protocole I2C
Adressage I2C, ACK/NACK, conditions START/STOP et structure de FSM VHDL.
Lire
06
Protocole UART
Trame UART, génération du baud rate, suréchantillonnage et points d'implémentation VHDL.
Lire
07
Protocole Wishbone
Signaux Wishbone, handshake ACK, mode pipeline et comparaison avec AXI.
Lire
08
Protocole Avalon
Signaux Avalon-MM/Avalon-ST, handshakes et intégration dans Platform Designer.
Lire