>_FPGA VHDL Pour Tous
Tableau de bordChallengesClassementCertificationPremium
EN

Cours

  • 01. Architecture FPGA
  • 02. Du code au hardware
  • 03. Block Design & IPs
  • 04. Analyse de Timing (STA)
  • 05. SoC Zynq - PS + PL

Exercices

FPGA

5 cours

Suivez les cours dans l'ordre recommandé.

  1. 01
    Architecture interne d'un FPGALUTs, bascules, blocs RAM, DSP, interconnexions — les ressources physiques d'un FPGA moderne.
    →
  2. 02
    Du code VHDL au hardwareComment votre code VHDL se transforme en hardware FPGA : synthèse, implémentation et bitstream.
    →
  3. 03
    Block Design & IPsUtiliser les blocs design Vivado et les IPs propriétaires pour créer des designs SoC sur FPGA.
    →
  4. 04
    Analyse Statique de Timing (STA)Comprendre le setup time, le hold time, le chemin critique et le calcul de slack en FPGA.
    →
  5. 05
    SoC Zynq — Intégration PS + PLComprendre l'architecture Zynq : la partie processeur (PS) et la partie FPGA (PL), leur communication via AXI, et la conception d'un système embarqué complet.
    →
>_FPGA VHDL Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

  • VHDL
  • FPGA
  • Électronique Numérique
  • Protocoles

Pratique

  • Cahier des charges - Débutant
  • HW → Simulation
  • Classement

Entreprise

  • Formation pro
  • Partenariats
  • Challenges
  • Certification
© 2026 FPGA VHDL Pour Tous
Confidentialité|CGU