Chargement…
Chargement…
Registre à décalage gauche 4 bits. À chaque front montant, les bits se décalent d'une position vers la gauche : l'entrée série entre par le LSB et le MSB sort par o_sout. Le reset remet à "0000".
| Signal | Direction | Largeur | Description |
|---|---|---|---|
i_clk | Entrée | 1 bit | Horloge système |
i_reset | Entrée | 1 bit | Reset asynchrone actif haut |
i_sin | Entrée | 1 bit | Entrée série (entre par le LSB) |
o_sout | Sortie | 1 bit | Sortie série (MSB) |
o_q | Sortie | 4 bits | Contenu du registre |