Exercices VHDL Débutant - Hardware → Simulation

Assemblez les composants fournis dans un TOP_LEVEL structurel.

Comparateur N bits

Implémentez un comparateur paramétrique capable de comparer deux valeurs non signées.

Synchroniseur double bascule

Implémentez un synchroniseur à deux étages pour transférer un signal asynchrone vers un domaine d'horloge.

TélécomAéro-Défense

Détecteur de front montant

Implémentez un détecteur de front montant qui génère une impulsion d'un cycle d'horloge lors de chaque transition 0→1 du signal d'entrée.

Détecteur de front descendant

Implémentez un détecteur de front descendant qui génère une impulsion d'un cycle d'horloge lors de chaque transition 1→0 du signal d'entrée.

Mux 4:1 à partir de Mux 2:1

VHDL

Construisez un multiplexeur 4 vers 1 en instanciant trois multiplexeurs 2 vers 1 disponibles dans le package.

Terminer Détecteur de front descendant

Décodeur 2 vers 4

VHDL

Implémentez un décodeur binaire 2 vers 4 à sortie one-hot active haute.

Terminer Mux 4:1 à partir de Mux 2:1

Encodeur prioritaire 4 vers 2

VHDL

Implémentez un encodeur prioritaire 4 vers 2 : la sortie binaire indique l'index du bit haut le plus à gauche dans `i_d`.

Terminer Décodeur 2 vers 4

Demi-soustracteur

VHDL

Implémentez un demi-soustracteur 1 bit produisant la différence et l'emprunt sortant.

Terminer Encodeur prioritaire 4 vers 2

Détecteur de parité 8 bits (arbre XOR)

VHDL

Calculez la parité paire d'un mot de 8 bits avec un arbre XOR à 3 niveaux.

Terminer Demi-soustracteur

Additionneur 4 bits ripple-carry

VHDL

Construisez un additionneur 4 bits par chaînage de quatre full-adders 1 bit fournis dans le package.

Terminer Détecteur de parité 8 bits (arbre XOR)

Bascule D avec set/reset asynchrones

VHDL

Implémentez une bascule D avec set et reset asynchrones, prioritaires sur l'horloge.

Terminer Additionneur 4 bits ripple-carry

Bascule T à partir d'une bascule D

VHDL

Construisez une bascule T en câblant une bascule D avec une porte XOR.

Terminer Bascule D avec set/reset asynchrones

Compteur asynchrone 3 bits (ripple)

VHDL

Construisez un compteur ripple 3 bits par chaînage de trois bascules T fournies dans le package.

Terminer Bascule T à partir d'une bascule D

Diviseur de fréquence par 4

VHDL

Cascadez deux bascules T pour produire une horloge de fréquence quatre fois inférieure à `i_clk`.

Terminer Compteur asynchrone 3 bits (ripple)

Convertisseur série vers parallèle

VHDL

Codez un registre à décalage paramétrable avec une structure `generate`.