TOP_LEVEL - Compteur BCD 7 segments

Le schéma montre un TOP_LEVEL qui instancie trois composants fournis : un diviseur d'horloge (générique g_divider => 100_000_000 pour 1 Hz depuis 100 MHz), un compteur BCD (0 à 9 avec enable) et un décodeur 7 segments (conversion BCD vers segments, avec enable). Le signal w_clk_1hz sortant du diviseur doit être connecté à l'entrée i_en du bcd_counter; l'horloge i_clk_100Mhz du compteur reste connectée à l'entrée i_clk_100Mhz du TOP_LEVEL. Utilisez le package fourni pour connaître les ports des composants et ne codez que le fichier top_level.vhd.

Cours utile : VHDL chapitre 14 - Composants et instanciation.