SW → HWAvancé

Software → Hardware

Partez d’un code logiciel et comparez-le à plusieurs schémas RTL. L’objectif est de choisir l’architecture qui respecte exactement les priorités, les conditions et les registres attendus.

0/9 exercices terminés

Avancé

0/9

Trouver le bon schéma - Contrôleur SRAM asynchrone

Verilog

Identifiez la machine d’états qui stabilise adresse et données autour du cycle d’accès SRAM.

MémoireEmbarqué

→

Trouver le bon schéma - Contrôleur DMA en rafale

Verilog

Suivez l’alternance lecture-écriture et la mise à jour des adresses d’un transfert DMA.

ProcesseurMémoire

→

Trouver le bon schéma - Gestion des hazards VeSPA

Verilog

Repérez les comparateurs de forwarding et la détection du hazard load-use dans un pipeline.

ProcesseurNumérique

→

Trouver le bon schéma - Décision de rafraîchissement DRAM

Verilog

Analysez le code Verilog de décision de rafraîchissement dram.

MémoireIndustrie

→

Trouver le bon schéma - Commande DRAM fast-page-mode

Verilog

Analysez le code Verilog de commande dram fast-page-mode.

MémoireProcesseur

→

Trouver le bon schéma - Arbitre mémoire avec urgences

Verilog

Analysez le code Verilog de arbitre mémoire avec urgences.

Terminer le prérequis

Terminer le 5e exercice SW→HW

Trouver le bon schéma - Politique d’écriture cache

Verilog

Analysez le code Verilog de politique d’écriture cache.

Terminer le prérequis

Terminer le 5e exercice SW→HW

Trouver le bon schéma - Adresse de descripteur DMA

Verilog

Analysez le code Verilog de adresse de descripteur dma.

Terminer le prérequis

Terminer le 5e exercice SW→HW

Trouver le bon schéma - Classificateur flottant binaire16

Verilog

Analysez le code Verilog de classificateur flottant binaire16.

Terminer le prérequis

Terminer le 5e exercice SW→HW

Chargement…