Chargement…
Chargement…
Choisissez un sujet pour commencer votre apprentissage.
Portes logiques, algèbre de Boole, logique combinatoire et séquentielle, timing et métastabilité.
Syntaxe, types, signaux, process, FSM et testbenches, de l'entité au circuit complet.
Modules, logique combinatoire et séquentielle, synthèse et testbenches en Verilog.
RTL plus sûr, interfaces, assertions, couverture et bases de la vérification moderne.
Architecture interne, LUT, BRAM, DSP, synthèse, implémentation et analyse de timing.
Alimentations, découplage, banques d'E/S, intégrité du signal, routage et mise au point de carte.
AXI, AXI-Lite, AXI-Stream et autres interfaces d'interconnexion FPGA et SoC.
Architecture PS et PL, Vivado, Vitis, logiciel bare-metal, Linux et échanges AXI.