VHDLDébutant
Testbench : Additionneur 4 bits (VHDL)
Vérifiez les retenues, les zéros et le débordement de l’addition.
Objectif de l’exercice
Le DUT additionne deux mots de 4 bits et fournit la somme avec la retenue.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT additionne deux mots de 4 bits et fournit la somme avec la retenue.
Compétences travaillées
- Somme
- Retenue
- Cas limite
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.