VHDLDébutant
Testbench : Compteur descendant 4 bits (VHDL)
Vérifiez reset, maintien et rebouclage de zéro vers quinze.
Objectif de l’exercice
Le DUT fait évoluer un compteur selon l’horloge, le reset et les commandes.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT fait évoluer un compteur selon l’horloge, le reset et les commandes.
Compétences travaillées
- Reset
- Activation
- Rebouclage
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.