VHDLDébutant
Testbench : PWM 4 bits (VHDL)
Vérifiez les bornes de duty-cycle et les transitions de la rampe.
Objectif de l’exercice
Le DUT réalise la fonction décrite par cet exercice.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT réalise la fonction décrite par cet exercice.
Compétences travaillées
- Rapport cyclique
- Cas limite
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.