VHDLIntermédiaire
Testbench : Détecteur de séquence 1101 (VHDL)
Vérifiez chevauchement, recouvrement partiel et absence de faux positif.
Objectif de l’exercice
Le DUT évolue entre des états selon les entrées et produit la sortie associée.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT évolue entre des états selon les entrées et produit la sortie associée.
Compétences travaillées
- Séquence
- Chevauchement
- Reset
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.