Block Design
JTAG-to-AXI, BRAM et System ILA
Reproduisez le montage de debug AMD : transactions JTAG vers BRAM et observation de l’interface AXI.
Objectif de l’exercice
Reproduisez le montage de debug AMD : transactions JTAG vers BRAM et observation de l’interface AXI.
Prérequis
- Lire un schéma numérique et reconnaître les rôles des horloges, resets et interfaces.
- Identifier les blocs et interfaces nécessaires pour « JTAG-to-AXI, BRAM et System ILA ».
Compétences travaillées
- Reproduisez le montage de debug AMD : transactions JTAG vers BRAM et observation de l’interface AXI.
- Debug
- JTAG
- System ILA
- IP Integrator
Matériel et outils
- Éditeur Block Design intégré au navigateur.
- FPGA AMD avec accès JTAG ; 100 MHz.