Block Design
Pipeline AXI4-Stream multi-horloge
Traversez proprement un changement de domaine 100 MHz vers 150 MHz avec Clock Converter et Data FIFO.
Objectif de l’exercice
Traversez proprement un changement de domaine 100 MHz vers 150 MHz avec Clock Converter et Data FIFO.
Prérequis
- Lire un schéma numérique et reconnaître les rôles des horloges, resets et interfaces.
- Identifier les blocs et interfaces nécessaires pour « Pipeline AXI4-Stream multi-horloge ».
Compétences travaillées
- Traversez proprement un changement de domaine 100 MHz vers 150 MHz avec Clock Converter et Data FIFO.
- AXI4-Stream
- CDC
- FIFO
- IP Integrator
Matériel et outils
- Éditeur Block Design intégré au navigateur.
- Toute cible AMD ; flux 32 bits, deux horloges asynchrones.