Block Design
MicroBlaze exécuté depuis une DDR4 externe
Reliez les bus instruction et données d’un MicroBlaze à une DDR4 gérée par l’UltraScale Memory IP.
Objectif de l’exercice
Concevoir un système MicroBlaze qui utilise une DDR4 externe pour ses instructions et ses données, puis intégrer un périphérique UART de contrôle.
Prérequis
- Comprendre les espaces d’adressage instruction et données du MicroBlaze.
- Connaître les interfaces AXI mémoire-mappées ainsi que les domaines d’horloge et de reset.
Compétences travaillées
- Organiser l’accès d’un processeur à une mémoire externe et à ses périphériques.
- Définir une cartographie mémoire cohérente pour les instructions et les données.
- Identifier les contraintes d’une interface DDR4 et de sa calibration.
Matériel et outils
- Éditeur Block Design intégré au navigateur.
- FPGA UltraScale/UltraScale+ avec DDR4 compatible et pinout de carte connu.