Block Design
Endpoint PCIe avec XDMA
Exposez une BRAM et des registres AXI-Lite au host PCIe via le sous-système XDMA.
Objectif de l’exercice
Exposez une BRAM et des registres AXI-Lite au host PCIe via le sous-système XDMA.
Prérequis
- Lire un schéma numérique et reconnaître les rôles des horloges, resets et interfaces.
- Identifier les blocs et interfaces nécessaires pour « Endpoint PCIe avec XDMA ».
Compétences travaillées
- Exposez une BRAM et des registres AXI-Lite au host PCIe via le sous-système XDMA.
- PCIe
- XDMA
- BRAM
- IP Integrator
Matériel et outils
- Éditeur Block Design intégré au navigateur.
- Carte UltraScale/UltraScale+ avec bloc PCIe compatible, connecteur et refclock supportés.