VHDLDébutant
Testbench : Porte inverseuse (VHDL)
Vérifiez que la sortie est inversée pour les deux valeurs d’entrée.
Objectif de l’exercice
Le DUT inverse le niveau logique de son entrée.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT inverse le niveau logique de son entrée.
Compétences travaillées
- Table de vérité
- Inversion
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.