VHDLDébutant
Testbench : Registre à décalage série (VHDL)
Vérifiez l’insertion série et la progression des bits sur plusieurs fronts.
Objectif de l’exercice
Le DUT décale les bits reçus en série à chaque front d’horloge.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT décale les bits reçus en série à chaque front d’horloge.
Compétences travaillées
- Reset
- Séquence
- Activation
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.