VHDLDébutant
Testbench : Bascule D avec enable (VHDL)
Vérifiez la capture au front montant et le maintien lorsque enable est nul.
Objectif de l’exercice
Le DUT mémorise l’entrée D sur front montant lorsque l’activation est valide.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT mémorise l’entrée D sur front montant lorsque l’activation est valide.
Compétences travaillées
- Horloge
- Activation
- Reset
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.