VHDLDébutant
Testbench : Accumulateur 4 bits (VHDL)
Vérifiez l’addition conditionnelle, le maintien et le débordement modulo.
Objectif de l’exercice
Le DUT accumule les valeurs autorisées au fil des fronts d’horloge.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT accumule les valeurs autorisées au fil des fronts d’horloge.
Compétences travaillées
- Activation
- Somme
- Rebouclage
- Reset
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.