VHDLDébutant
Testbench : Additionneur saturant 4 bits (VHDL)
Vérifiez la saturation à quinze au lieu du rebouclage.
Objectif de l’exercice
Le DUT additionne deux mots sans dépasser la valeur maximale représentable.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT additionne deux mots sans dépasser la valeur maximale représentable.
Compétences travaillées
- Saturation
- Cas limite
- Retenue
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.