VHDLDébutant
Testbench : Générateur de parité 8 bits (VHDL)
Vérifiez les mots pairs, impairs et les extrêmes.
Objectif de l’exercice
Le DUT calcule le bit de parité de la valeur présentée.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT calcule le bit de parité de la valeur présentée.
Compétences travaillées
- Parité
- Cas limite
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.