VHDLIntermédiaire
Testbench : Watchdog avec acquittement (VHDL)
Vérifiez le timeout, le service et la sortie d’alarme.
Objectif de l’exercice
Le DUT surveille un délai et signale l’absence d’acquittement.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT surveille un délai et signale l’absence d’acquittement.
Compétences travaillées
- Délai d’expiration
- Acquittement
- Reset
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.