VHDLIntermédiaire
Testbench : Générateur de tick baud (VHDL)
Vérifiez la division, le reload et l’impulsion exactement périodique.
Objectif de l’exercice
Le DUT produit un tick périodique à partir de l’horloge système.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT produit un tick périodique à partir de l’horloge système.
Compétences travaillées
- Période
- Rechargement
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.