VHDLIntermédiaire
Testbench : Mémoire double port simple (VHDL)
Vérifiez écritures, lectures et indépendance des deux ports.
Objectif de l’exercice
Le DUT mémorise les données et permet des accès indépendants sur deux ports.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT mémorise les données et permet des accès indépendants sur deux ports.
Compétences travaillées
- Écriture
- Lecture
- Adresse
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.