VHDLIntermédiaire
Testbench : Contrôleur de handshake (VHDL)
Vérifiez valid/ready, maintien de la donnée et fin de transaction.
Objectif de l’exercice
Le DUT gère une transaction lorsque valid et ready sont réunis.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT gère une transaction lorsque valid et ready sont réunis.
Compétences travaillées
- Validité
- Prêt
- Achèvement
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.