Aller au contenu principal
Chargement…
>_
FPGA
PourTous
Mon espace
Cours
Exercices
(page actuelle)
Quiz
Projets
Certification
Ressources
Blog
Carrières
Communauté
Challenges
Classement
FAQ
Contact
Signaler un problème
Le Club
EN
Résolution d’un bus open-drain
Créer un compte
Templates
Se connecter
Schéma
Consignes
Schéma structurel
100%
Travail à réaliser
À partir du schéma, complétez les fichiers Verilog fournis, puis lancez la simulation.
open_drain_bus_resolver.v
Résultats
←
Liste des exercices
Exercice suivant
Soustracteur BCD un chiffre
→