Hardware → Simulation Verilog

Implémentez l’arbitre cyclique à trois maîtres représenté par le schéma d’états.

IndustrieProcesseur

FSM du croupier de blackjack

Reproduisez la machine qui demande des cartes jusqu’à atteindre au moins 17.

NumériqueGrand public

Contrôleur de réveil numérique

Reproduisez les registres heure/minute et la logique de déclenchement du réveil.

EmbarquéGrand public

Chemin de données trame PS/2

Extrayez et validez un octet PS/2. Implémentez toutes les décisions indiquées.

I/OEmbarqué

Phase de diviseur programmable

Calculez la prochaine phase et l’événement de basculement. Implémentez toutes les décisions indiquées.

HorlogesCapteurs

Décodeur de cycle SRAM

Verilog

Déduisez CE, OE et ready depuis la phase. Implémentez toutes les décisions indiquées.

Terminer Phase de diviseur programmable

Chemin temps modulo 60

Verilog

Incrémentez secondes et minutes avec retenue. Implémentez toutes les décisions indiquées.

Terminer Décodeur de cycle SRAM

Blanchisseur octet par LFSR

Verilog

Avancez le PRBS et XORez son octet faible. Implémentez toutes les décisions indiquées.

Terminer Chemin temps modulo 60

Chemin de score blackjack

Verilog

Évaluez quatre cartes et ajustez les as. Implémentez toutes les décisions indiquées.