Aller au contenu principal
Chargement…
>_
FPGA
PourTous
Mon espace
Cours
Exercices
(page actuelle)
Quiz
Projets
Certification
Ressources
Blog
Carrières
Communauté
Challenges
Classement
FAQ
Contact
Signaler un problème
Le Club
EN
Contrôleur de réveil numérique
Créer un compte
Templates
Se connecter
Schéma
Consignes
Schéma structurel
100%
Travail à réaliser
À partir du schéma, complétez les fichiers Verilog fournis, puis lancez la simulation.
alarm_clock_controller.v
Résultats
←
Liste des exercices
Exercice suivant
Chemin de données trame PS/2
→