Utiliser les blocs design Vivado et les IP propriétaires pour créer des designs SoC sur FPGA.
Dans un Block Design, tu relies les interfaces de blocs matériels. Les IP peuvent provenir du catalogue Vivado ou contenir ton propre RTL. La vue graphique décrit les connexions ; chaque bloc garde sa logique interne.
Sur une PYNQ-Z2, deux AXI GPIO permettent au processeur de lire les boutons et de commander les LED par leurs registres AXI-Lite.
Construire la liaison avec le processeur
Crée le projet pour la carte ou le composant, puis ouvre Create Block Design.
Ajoute et applique la configuration de carte avec .
Zynq7 Processing System
Run Block Automation
Ajoute deux AXI GPIO nommés LEDs et BUTTONs.
Adapte leur largeur aux signaux de la carte, configure les boutons en entrée et les LED en sortie, puis expose les ports GPIO.
Lance Run Connection Automation sur AXI. Relis les connexions d'horloge, de reset et d'interconnect.
Donne une plage d'adresses distincte à chaque IP dans Address Editor.
Lance Validate Design, crée le wrapper HDL et vérifie les contraintes de broches avant synthèse et implémentation.
Le PS initie les accès depuis son interface maître. Chaque GPIO répond sur son interface esclave S_AXI ; l'interconnect choisit le destinataire selon l'adresse. Le logiciel doit utiliser les plages attribuées dans le design.
Une AXI BRAM ajoute du stockage dans la PL accessible au processeur. Ajoute-la si l'application en a besoin : les GPIO fonctionnent avec leurs propres registres.
Intégrer un bloc personnel
Définis ses ports et ses registres avant de le rendre réutilisable avec Create and Package New IP. Pour un périphérique piloté par le processeur, une interface esclave AXI4-Lite donne accès à ces registres.
Si les boutons doivent seulement commander les LED, une liaison RTL directe suffit. Le chemin AXI devient utile lorsque le logiciel doit lire les entrées ou choisir les sorties.
Après chaque modification, relance Validate Design pour contrôler paramètres et connexions. Complète ce contrôle par une simulation du comportement.