Types, tailles et signe

Utiliser logic, les types à 2 ou 4 états, les littéraux dimensionnés et les conversions sans surprise.

Quatre états ou deux états

logic est un type à 4 états. En plus de 0 et 1, il peut contenir X, valeur inconnue, et Z, haute impédance. Ces états sont utiles en simulation pour repérer une initialisation manquante, plusieurs pilotes en conflit ou un bus non piloté.

bit est limité à 0 et 1. Les types byte, shortint, int et longint existent en version à 2 états avec le préfixe bit ou en version à 4 états selon le type choisi. Dans le RTL, logic reste souvent le choix le plus lisible pour les ports et les signaux internes.

logic        valid;
logic [15:0] data;
bit          enable_model;
int unsigned transaction_count;

Un type à 2 états peut accélérer certains modèles de test, mais il transforme une valeur inconnue en 0. Il ne faut donc pas l'utiliser si cette conversion risque de cacher une erreur d'initialisation.

La taille fait partie du calcul

Une valeur doit avoir une largeur suffisante avant l'opération. Deux opérandes de 8 bits n'offrent pas automatiquement un résultat de 9 bits utile à la destination.

module add_with_carry (
  input  logic [7:0] i_a,
  input  logic [7:0] i_b,
  output logic [8:0] o_sum
);
 
  always_comb begin
    o_sum = {1'b0, i_a} + {1'b0, i_b};
  end
 
endmodule

L'extension explicite rend le bit de retenue visible et documente le choix. Les littéraux comme 8'hA5, 5'd17 ou 16'sd-3 indiquent clairement taille, base et signe.

'0 remplit toute la destination de zéros et '1 la remplit de uns. Cette écriture suit la taille du signal et convient bien aux resets génériques.

Signé et non signé

Un vecteur logic [7:0] est non signé par défaut. Le mot-clé signed change l'interprétation des comparaisons, extensions et décalages arithmétiques.

logic signed [11:0] sample;
logic signed [12:0] extended;
 
assign extended = $signed({sample[11], sample});

Mélanger signé et non signé dans la même expression peut donner un résultat différent de celui attendu. Il vaut mieux typer les signaux selon leur sens physique et employer $signed, $unsigned ou un cast de type à l'endroit précis où la conversion est voulue.

Casts et contrôles

Un cast statique s'écrit type'(expression). Il rend une conversion visible dans la revue de code.

typedef logic signed [15:0] sample_t;
sample_t filtered;
 
assign filtered = sample_t'(raw_value);

Le cast ne protège pas d'une troncature. Si la destination est plus petite, les bits de poids fort sont perdus. Il faut donc contrôler les bornes, les avertissements de compilation et les valeurs limites dans le testbench.

À retenir

• logic conserve X et Z, ce qui aide au débogage.
• Un type à 2 états peut masquer une valeur inconnue.
• La largeur des opérandes doit être choisie avant l'opération.
• Le signe influe sur les comparaisons, extensions et décalages.
• Un cast explicite clarifie une conversion mais n'empêche pas la troncature.

📝 Tester mes connaissances - Quiz du chapitre