Chargement…
Chargement…
L'entité porte_and possède deux entrées (i_a, i_b) et une sortie (o_q), toutes de type std_logic.
La sortie o_q vaut '1' uniquement lorsque les deux entrées i_a et i_b sont a '1'. Dans tous les autres cas, la sortie vaut '0'.
| Signal | Direction | Largeur | Description |
|---|---|---|---|
i_a | Entrée | 1 bit | Entrée A |
i_b | Entrée | 1 bit | Entrée B |
o_q | Sortie | 1 bit | Sortie |