Chargement…
Chargement…
Registre série-entrée parallèle-sortie (SIPO) de 4 bits. Après 4 fronts d'horloge, l'utilisateur a sérialisé un mot de 4 bits accessible en parallèle sur o_q.
Comportement :
i_reset='1') : o_q ← "0000".i_clk : décalage à droite ; i_sin entre par le MSB, l'ancien LSB est perdu.o_q est combinatoirement câblé sur le contenu courant des 4 bascules.*Reset asynchrone actif haut.*
| Signal | Direction | Largeur | Description |
|---|---|---|---|
i_clk | Entrée | 1 bit | Horloge système |
i_reset | Entrée | 1 bit | Reset asynchrone actif haut |
i_sin | Entrée | 1 bit | Entrée série (entre par le MSB) |
o_q | Sortie | 4 bits | Sortie parallele |