Testbench : RAM simple port 256x8

Avancé

00:00

01Objectif

Vérifiez l’écriture et la lecture synchrones sur plusieurs adresses. Utilisez des contrôles auto-vérifiants et terminez avec final_report.

02Fonctionnement

Le DUT écrit et lit une mémoire sur un port synchrone.

Comportement

Adresse

Le testbench doit couvrir la dimension « Adresse » du comportement du DUT.

Lecture

Le testbench doit couvrir la dimension « Lecture » du comportement du DUT.

Écriture

Le testbench doit couvrir la dimension « Écriture » du comportement du DUT.

Résultats

Prêt à valider

Votre testbench sera confronté au DUT correct et à plusieurs défauts cachés.

Testbench : FIFO synchrone Testbench : RAM double port 128x16

Avancé

Chargement…

>_FPGA Pour Tous

Apprenez le VHDL, du débutant à l'expert.

Cours

VHDL
Verilog
SystemVerilog
FPGA
Hardware et PCB
Électronique Numérique
Protocoles
Zynq

Pratique

Tous les exercices
HW vers simulation
Cahiers des charges VHDL
Cahiers des charges Verilog
Logiciel vers schéma
Block Design
TESTBENCH
Classement
Signaler un bug

Blog

Articles FPGA & VHDL
Challenges
Certification
Communauté
FAQ

FAQ|Mentions légales|Confidentialité|CGU

Testbench : RAM simple port 256x8

Avancé

Valider

Se connecter

00:00

Signaler un bug

01Objectif

Vérifiez l’écriture et la lecture synchrones sur plusieurs adresses. Utilisez des contrôles auto-vérifiants et terminez avec final_report.

02Fonctionnement

Le DUT écrit et lit une mémoire sur un port synchrone.

Comportement

Adresse

Le testbench doit couvrir la dimension « Adresse » du comportement du DUT.

Lecture

Le testbench doit couvrir la dimension « Lecture » du comportement du DUT.

Écriture

Le testbench doit couvrir la dimension « Écriture » du comportement du DUT.

Résultats

Prêt à valider

Votre testbench sera confronté au DUT correct et à plusieurs défauts cachés.

Testbench : FIFO synchrone Testbench : RAM double port 128x16

Avancé