VHDLAvancé
Testbench : Additionneur-soustracteur modulo m (VHDL)
Vérifiez la réduction de la somme et de la différence dans l’intervalle modulo.
Objectif de l’exercice
Le DUT réduit une somme ou une différence dans un intervalle modulo.
Prérequis
- Lire les signaux et écrire des assertions dans un testbench VHDL.
- Comprendre le circuit à vérifier : Le DUT réduit une somme ou une différence dans un intervalle modulo.
Compétences travaillées
- Opération
- Différence
- Cas limite
Matériel et outils
- L’éditeur VHDL et la validation sont disponibles dans le navigateur. Aucune carte FPGA n’est nécessaire pour cet exercice.