Écrire un banc de test

Vérifiez que la sortie est inversée pour les deux valeurs d’entrée.

Vérifiez la négation du produit, en particulier le cas deux entrées à 1.

Vérifiez la sortie basse dès qu’une entrée est active et la sortie haute au repos.

Vérifiez l’activation exclusive de chaque sortie et le comportement de l’activation.

Vérifiez les relations inférieur, égal et supérieur sur des valeurs représentatives.

Vérifiez la parité paire sur zéro, une valeur impaire et une valeur à deux bits.

Vérifiez somme et retenue pour les quatre couples d’entrées.

Vérifiez somme et retenue avec et sans retenue entrante.

Vérifiez les retenues, les zéros et le débordement de l’addition.

Vérifiez la différence et l’emprunt sur des soustractions avec et sans emprunt.

Vérifiez la priorité du bit le plus significatif et le cas aucune requête.

Vérifiez les chiffres 0, 1, 8 et une valeur hors plage.

Vérifiez les décalages gauche et droite avec perte des bits sortants.

Vérifiez le reset asynchrone, la capture et le maintien lorsque enable est désactivé.

Vérifiez l’insertion série et la progression des bits sur plusieurs fronts.

Vérifiez qu’une impulsion d’un cycle apparaît uniquement lors d’une transition montante.

Vérifiez la capture au front montant et le maintien lorsque enable est nul.

Vérifiez reset, maintien et rebouclage de zéro vers quinze.

Vérifiez la séquence décimale et le retour à zéro après neuf.

Vérifiez le déplacement du bit actif et le retour cyclique.

Vérifiez la séquence pseudo-aléatoire et l’maintien d’un état non nul après reset.

Vérifiez qu’une impulsion d’entrée produit une durée de sortie définie.

Vérifiez qu’une entrée doit rester stable plusieurs cycles avant acceptation.

Vérifiez les bornes de duty-cycle et les transitions de la rampe.

Vérifiez le chargement, le décompte et le pulse de fin.

Vérifiez les transitions cycliques de la machine et le reset vers l’état initial.

Vérifiez la détection avec chevauchement et les séquences incomplètes.

Vérifiez l’addition conditionnelle, le maintien et le débordement modulo.

Vérifiez la saturation à quinze au lieu du rebouclage.

Vérifiez les valeurs nulles, maximales et plusieurs changements de bits.

Vérifiez zéro, une seule position et plusieurs bits actifs.

Vérifiez les seuils quatre contre un et trois contre deux.

Vérifiez les mots pairs, impairs et les extrêmes.

Vérifiez la priorité du clear sur l’écriture et le maintien.

Vérifiez la décision sur plusieurs profils proches du seuil.

Vérifiez start bit, huit bits de données et stop bit au rythme demandé.

Vérifiez les fronts d’horloge, l’ordre MSB-first et la fin de transaction.

Vérifiez le timeout, le service et la sortie d’alarme.

Vérifiez une impulsion de durée fixe et l’ignorance des déclenchements pendant l’impulsion.

Vérifiez la latence d’acceptation et le rejet des changements trop courts.

Vérifiez chevauchement, recouvrement partiel et absence de faux positif.

Vérifiez le résultat CRC sur plusieurs mots et le reset entre trames.

Vérifiez priorité, validité et transitions entre plusieurs demandes.

Vérifiez lecture, écriture, adresse et protection de l’adresse réservée.

Vérifiez l’assertion asynchrone du reset et sa libération après deux fronts.

Vérifiez consommation, restitution, saturation aux bornes et simultanéité.

Vérifiez début, comptage, fin prématurée et longueur correcte.

Vérifiez la division, le reload et l’impulsion exactement périodique.

Vérifiez écritures, lectures et indépendance des deux ports.

Vérifiez valid/ready, maintien de la donnée et fin de transaction.

Vérifiez le reset, le chargement, le décompte et l’impulsion de fin.

Vérifiez la priorité tournante, l’octroi unique et le respect de la rétropression.

Vérifiez les produits signés, zéro et les bornes de représentation.

Vérifiez la réduction de la somme et de la différence dans l’intervalle modulo.

Vérifiez quotient, reste et comportement explicite en division par zéro.