Banques d'E/S et niveaux logiques
Vérifier VIL, VIH, VOL, VOH, le courant et la compatibilité entre deux circuits.
Une broche logique reste un élément électrique
Un 0 et un 1 représentent des plages de tension, pas deux valeurs parfaites. Quatre limites servent à vérifier une liaison numérique:
VIL: tension maximale encore reconnue comme un0en entrée.VIH: tension minimale reconnue comme un1en entrée.VOL: tension maximale fournie pour un0en sortie.VOH: tension minimale fournie pour un1en sortie.
La liaison est compatible si la sortie basse reste sous VIL et si la sortie haute reste au-dessus de VIH, dans les conditions de charge prévues.
Marges de bruit
Les marges statiques se calculent ainsi:
NML = VIL - VOL
NMH = VOH - VIH
Une marge positive laisse de la place au bruit et aux chutes de tension. Les systèmes à faible tension disposent souvent de moins de marge, donc les détails du routage et de l'alimentation deviennent plus importants.
Courant et charge
Les niveaux de sortie dépendent du courant fourni ou absorbé. Il faut donc lire IOH et IOL avec les conditions utilisées pour spécifier VOH et VOL. Compter seulement le nombre d'entrées connectées ne suffit pas.
Banques FPGA
Les E/S d'un FPGA sont regroupées en banques alimentées par une tension commune. Avant d'affecter une broche:
- vérifie la tension de la banque;
- vérifie que le standard d'E/S est disponible dans cette banque;
- sépare les interfaces incompatibles ou ajoute une adaptation de niveau;
- contrôle les broches réservées, d'horloge et de configuration;
- définis un état sûr pour les broches non utilisées.
Une entrée ne doit pas rester flottante. Utilise le mécanisme de tirage interne prévu par le composant ou une résistance externe adaptée au circuit.
📝 Tester mes connaissances - Quiz du chapitre