Chargement…
Chargement…
Le module programme le DDS AD9832 à l'aide du maître SPI fourni.
Il initialise le composant, écrit un mot de fréquence 32 bits par blocs de 8 bits, puis alterne entre les deux registres de fréquence.
Comportement
i_reset_n='0', la séquence de mise sous tension place l'AD9832 en reset, efface les quatre octets du registre de fréquence, puis libère le reset.i_spi_top='1' fait mémoriser i_data_to_send lorsque le contrôleur est en attente.FREQ0 et FREQ1.io_ss_n(0), io_sclk et o_mosi sont reliés respectivement aux broches FSYNC, SCLK et SDATA de l'AD9832.g_CLK_FREQ_MHZintegerDéfaut :40Description :Fréquence nominale de i_clk en MHz, conservée dans l'interface de la correctiong_DIVintegerDéfaut :1Description :Paramètre de division conservé dans l'interface de la correction| Port | Direction | Largeur | Description |
|---|---|---|---|
i_clk | Entrée | 1 bit | Horloge système du contrôleur |
i_reset_n | Entrée | 1 bit | Reset actif bas |
i_spi_top | Entrée | 1 bit | Pulse demandant la programmation d'un nouveau mot de fréquence |
i_data_to_send | Entrée | 32 bits | Mot de fréquence AD9832 à répartir dans les quatre octets du registre ciblé |
io_ss_n | Entrée/Sortie | 1 bit | Sélection série reliée à FSYNC de l'AD9832 |
io_sclk | Entrée/Sortie | 1 bit | Horloge série reliée à SCLK de l'AD9832 |
o_mosi | Sortie | 1 bit | Donnée série reliée à SDATA de l'AD9832 |
Consultez la documentation officielle de l'AD9832 pour le format des commandes, l'adressage des quatre octets de fréquence et la séquence de reset.