>_
FPGA VHDL
Pour Tous
Progression
Challenges
Classement
Communauté
Certification
Le Club
EN
Chargement…
ROM 8x4
Intermédiaire
Simuler (GHDL)
Télécharger
Joker
Se connecter
00:00
Reset
Signaler un bug
Récompenses
Résultats
01
Fonctionnement
Contenu ROM :
Adresse
Donnée
000
0001
001
0010
010
0100
011
1000
100
1111
101
1010
110
0101
111
1100
02
Interface
Signal
Direction
Largeur
Description
i_addr
Entrée
3 bits
Adresse (0 a 7)
o_data
Sortie
4 bits
Donnée lue
rom_8x4.vhd
← Registre a décalage bidirectionnel 4 bits