Chargement…
Chargement…
Banc de registres 4×8 bits avec 1 port d'écriture synchrone et 2 ports de lecture asynchrones indépendants — structure typique d'un fichier de registres CPU.
Comportement :
i_reset='1') : tous les registres ← "00000000".i_clk, si i_we='1', i_wdata est écrit à l'adresse i_waddr.o_rdata1 ← contenu de i_raddr1 (combinatoire).o_rdata2 ← contenu de i_raddr2 (combinatoire).*Permet de lire deux opérandes simultanément en un cycle. Reset asynchrone actif haut.*
| Signal | Direction | Largeur | Description |
|---|---|---|---|
i_clk | Entrée | 1 bit | Horloge |
i_reset | Entrée | 1 bit | Reset asynchrone actif haut |
i_we | Entrée | 1 bit | Write enable |
i_waddr | Entrée | 2 bits | Adresse d'écriture |
i_wdata | Entrée | 8 bits | Donnée à écrire |
i_raddr1 | Entrée | 2 bits | Adresse lecture port 1 |
i_raddr2 | Entrée | 2 bits | Adresse lecture port 2 |
o_rdata1 | Sortie | 8 bits | Donnée lue port 1 |
o_rdata2 | Sortie | 8 bits | Donnée lue port 2 |