Cahiers des charges Verilog

Encodeur de priorité 8 vers 3

Encodez huit requêtes en un index de trois bits, avec une priorité fixe et un indicateur de validité.

EmbarquéIndustrie

Décodeur BCD vers 7 segments

Convertissez un chiffre BCD en commandes actives à l'état haut pour un afficheur 7 segments, avec extinction prioritaire.

EmbarquéIndustrie

Additionneur-soustracteur non signé 12 bits

Réalisez une unité arithmétique combinatoire avec détection du dépassement en addition et du sous-dépassement en soustraction.

CalculEmbarqué

Thermostat à bande morte

Commandez un chauffage et un refroidisseur autour d'une consigne avec une bande morte de cinq degrés.

IndustrieEmbarqué

Circuit booléen à trois entrées

Verilog

Traduisez une expression logique en réseau combinatoire.

Terminer Thermostat à bande morte

Décodeur de buses d’encre

Verilog

Décodez un numéro de buse en une commande one-hot sûre.

Terminer Circuit booléen à trois entrées

Décodeur de feu tricolore sûr

Verilog

Décodez un état one-hot et forcez le rouge en cas de code invalide.

Terminer Décodeur de buses d’encre

Validation de feu tricolore

Verilog

Ajoutez une validation globale aux commandes d’un feu tricolore.

Terminer Décodeur de feu tricolore sûr

Multiplexeur 2 vers 1 sur 3 bits

Verilog

Sélectionnez l’un de deux mots de trois bits.

Terminer Validation de feu tricolore

Veilleuse à logique active bas

Verilog

Commandez une lampe active bas selon la luminosité et une autorisation active bas.

Terminer Multiplexeur 2 vers 1 sur 3 bits

Additionneur 8 bits avec retenue

Verilog

Additionnez deux octets et une retenue d’entrée sans perdre le neuvième bit.

Terminer Veilleuse à logique active bas

Comparateur de magnitude 4 bits

Verilog

Comparez deux nombres non signés avec trois indicateurs exclusifs.

Terminer Additionneur 8 bits avec retenue

Générateur et contrôleur de parité

Verilog

Générez un bit de parité paire et détectez une trame de parité incorrecte.

Terminer Comparateur de magnitude 4 bits

Bascule D avec reset asynchrone

Verilog

Mémorisez un bit sur front montant avec remise à zéro prioritaire.

Terminer Générateur et contrôleur de parité

Registre 8 bits avec validation

Verilog

Chargez ou conservez un octet selon un signal de validation.

Terminer Bascule D avec reset asynchrone

Registre à décalage série-parallèle

Verilog

Assemblez huit bits reçus en série dans un registre parallèle.

Terminer Registre 8 bits avec validation

Additionneur à propagation de retenue

Verilog

Construisez un additionneur 4 bits à partir de quatre additionneurs complets.

Terminer Registre à décalage série-parallèle

Additionneur-soustracteur avec overflow

Verilog

Réalisez addition et soustraction signées avec indicateurs de retenue et débordement.

Terminer Additionneur à propagation de retenue

Multiplieur non signé 4 bits

Verilog

Calculez le produit complet de deux nombres non signés de quatre bits.

Terminer Additionneur-soustracteur avec overflow

Additionneur BCD à deux chiffres

Verilog

Additionnez deux nombres BCD compris entre 00 et 99 avec retenue décimale.

Terminer Multiplieur non signé 4 bits

Décodeur d’adresses de type PAL

Verilog

Décodez trois zones mémoire et signalez les transactions interdites.

Terminer Additionneur BCD à deux chiffres

Validateur de quatre chiffres BCD

Verilog

Validez chaque quartet BCD et bloquez les mots illégaux. Implémentez toutes les décisions indiquées.

Terminer Décodeur d’adresses de type PAL

Décodeur thermomètre huit bits

Verilog

Convertissez une suite de uns contigus depuis le LSB en binaire. Implémentez toutes les décisions indiquées.

Terminer Validateur de quatre chiffres BCD

Additionneur saturant huit bits

Verilog

Additionnez deux octets sans autoriser le rebouclage. Implémentez toutes les décisions indiquées.

Terminer Décodeur thermomètre huit bits

Comparateur de nombres BCD

Verilog

Comparez deux nombres BCD après validation. Implémentez toutes les décisions indiquées.

Terminer Additionneur saturant huit bits

Voteur majoritaire cinq entrées

Verilog

Décidez à la majorité parmi cinq canaux redondants. Implémentez toutes les décisions indiquées.

Terminer Comparateur de nombres BCD

Analyseur de vecteur one-hot

Verilog

Vérifiez qu’un seul bit est actif et retournez son indice. Implémentez toutes les décisions indiquées.

Terminer Voteur majoritaire cinq entrées

Détecteur du bit de tête

Verilog

Localisez le bit actif de poids fort. Implémentez toutes les décisions indiquées.

Terminer Analyseur de vecteur one-hot

Fenêtre d’adresse programmable

Verilog

Décodez une adresse entre deux bornes inclusives. Implémentez toutes les décisions indiquées.