Chargement…
Quand i_t='1', o_q bascule au front montant de i_clk. Quand i_t='0', o_q reste stable. Reset synchrone actif haut. Structure imposée : un d_flip_flop + une porte XOR (d = q xor t).
i_t='1'
o_q
i_clk
i_t='0'
d_flip_flop
d = q xor t