Exercices VHDL Intermédiaire - Hardware → Simulation

Implémentez un générateur CRC-8 (polynôme 0x07 : x⁸+x²+x+1) traitant un bit par cycle d'horloge.

TélécomCryptographie

Distributeur de boissons (FSM Moore)

Implémentez la FSM d'un distributeur acceptant 3 jetons puis délivrant une boisson sur appui bouton.

Serrure à code 4 digits (FSM Moore)

Implémentez une FSM qui ouvre une serrure si la séquence `1, 2, 3, 4` est entrée correctement.

Ascenseur 3 étages (FSM Moore)

Implémentez la FSM d'un ascenseur 3 étages qui se déplace vers l'étage cible.

Arbitre Round-Robin 2 maîtres (FSM)

Implémentez un arbitre round-robin entre deux maîtres : la priorité bascule à chaque grant accordé.

Handshake 4 phases côté maître (FSM)

VHDL

Implémentez la FSM maître d'un protocole de handshake 4 phases (req/ack).

Terminer Arbitre Round-Robin 2 maîtres (FSM)

Porte automatique avec sécurité (FSM)

VHDL

Implémentez la FSM d'une porte automatique avec capteur d'obstacle et capteurs de fin de course.

Terminer Handshake 4 phases côté maître (FSM)

Détecteur de séquence "1101" (Moore vs Mealy)

VHDL

Implémentez le même détecteur de séquence en deux versions : machine de Moore et machine de Mealy.

Terminer Porte automatique avec sécurité (FSM)

Clavier matriciel 4x4 (FSM scan)

VHDL

Implémentez le scan séquentiel d'un clavier matriciel 4x4 et l'identification de la touche pressée.

Terminer Détecteur de séquence "1101" (Moore vs Mealy)

XOR réduit en arbre

VHDL

Décrivez un XOR de réduction paramétrable sous forme d'arbre pour une largeur puissance de deux.