Chargement…
Chargement…
Des QCM courts par chapitre, avec XP maximale au premier essai et correction détaillée après la bonne réponse.
Quiz
22
Faits
0
Questions
96
Setup, hold, slack, chemin critique, contraintes de timing.
Architecture Zynq, communication PS-PL via AXI, design embarqué.
SAR ADC, DAC R-2R, comparateur et séquencement numérique.
Bus mémoire-mappé ARM AMBA : 5 canaux, bursts, IDs, handshake VALID/READY.
Variante simplifiée d'AXI : transactions mot à mot, pas de burst, idéale pour les registres.
Variante streaming d'AXI : un seul canal, pas d'adresse, pour DSP / vidéo.
PS, PL, familles Zynq et répartition entre logiciel et matériel.
Block Design, adresses, validation et export XSA.
Plateforme, BSP, xparameters et pilotes GPIO.
APU, RPU, OCM, TCM, DDR et cohérence des caches.
Ports AXI, contrôle, DMA, horloges, resets et interruptions.
Plateforme, domaine, BSP et niveaux de pilotes.
Source, GIC, ISR et latence.
Buffers, cohérence de cache et sections ELF.
BootROM, FSBL, U-Boot et BOOT.BIN.
ILA, débogueur logiciel et cross-trigger.
Registres, packaging et pilote.
Noyau, Device Tree, GPIO et DMA.
Agents, transactions et vérification du protocole.
Plateforme, BSP, compilation et exécution sur la carte.