Cahiers des charges Verilog

Concevez un compteur synchrone sur quatre bits qui parcourt les valeurs 0 à 9 avant de revenir à zéro.

EmbarquéIndustrie

Temporisateur descendant 10 bits

Chargez une durée, décrémentez-la à chaque cycle et signalez le passage à zéro avant le rebouclage arithmétique.

EmbarquéTemps réel

Temporisateur périodique rechargeable

Mémorisez une période, comptez jusqu'à zéro puis rechargez automatiquement la valeur programmée.

EmbarquéTemps réel

Compteur paramétrable

Créez un compteur dont la largeur est choisie à l’instanciation.

NumériqueFPGA

Compteur-décompteur 4 bits

Comptez dans les deux sens avec validation et retour modulo seize.

NumériqueFPGA

Compteur modulo 12

Verilog

Comptez de zéro à onze et produisez une impulsion au rebouclage.

Terminer Compteur-décompteur 4 bits

Élargisseur d’impulsion

Verilog

Transformez une impulsion d’un cycle en niveau actif de durée déterminée.

Terminer Compteur modulo 12

Anti-rebond d’interrupteur

Verilog

Filtrez les transitions instables d’une entrée asynchrone.

Terminer Élargisseur d’impulsion

RAM 16 x 8 à lecture asynchrone

Verilog

Modélisez une petite mémoire à écriture synchrone et lecture combinatoire.

Terminer Anti-rebond d’interrupteur

RAM 16 x 8 à lecture synchrone

Verilog

Modélisez une RAM dont données lues et écrites sont enregistrées au front montant.

Terminer RAM 16 x 8 à lecture asynchrone

Banc de registres à deux lectures

Verilog

Construisez un banc de huit registres avec une écriture et deux lectures simultanées.

Terminer RAM 16 x 8 à lecture synchrone

FIFO synchrone 8 x 8

Verilog

Implémentez une file de huit octets avec indicateurs vide et pleine.

Terminer Banc de registres à deux lectures

ROM de décodage sept segments

Verilog

Utilisez une table combinatoire pour afficher un chiffre hexadécimal ou masquer l’afficheur.

Terminer FIFO synchrone 8 x 8

Additionneur BCD à un chiffre

Verilog

Additionnez deux chiffres décimaux codés en BCD et une retenue.

Terminer ROM de décodage sept segments

Décaleur et rotateur barrel

Verilog

Décalez ou faites tourner un octet de zéro à sept positions en un cycle combinatoire.

Terminer Additionneur BCD à un chiffre

Détecteur de séquence 1011

Verilog

Détectez une séquence série avec chevauchement à l’aide d’une machine de Mealy.

Terminer Décaleur et rotateur barrel

Temporisateur programmable

Verilog

Chargez une période puis produisez une impulsion après le nombre demandé de cycles.

Terminer Détecteur de séquence 1011

Code de Hamming (7,4)

Verilog

Encodez quatre bits et corrigez automatiquement une erreur simple.

Terminer Temporisateur programmable

Chiffreur de flux par LFSR

Verilog

Combinez chaque octet avec une suite pseudo-aléatoire reproductible.

Terminer Code de Hamming (7,4)

Checksum à complément à un

Verilog

Calculez le checksum de paquets constitués de mots de seize bits.

Terminer Chiffreur de flux par LFSR

Décodeur de paquet souris PS/2

Verilog

Regroupez trois octets PS/2 en boutons et déplacements signés.

Terminer Checksum à complément à un

Calculateur de score de blackjack

Verilog

Calculez la meilleure valeur d’une main de cinq cartes sans dépasser 21.

Terminer Décodeur de paquet souris PS/2

Contrôleur de séquence PRBS

Verilog

Calculez l’état LFSR suivant et comptez les divergences. Implémentez toutes les décisions indiquées.

Terminer Calculateur de score de blackjack

Routeur de voies SRAM

Verilog

Fusionnez un octet selon deux byte-enables. Implémentez toutes les décisions indiquées.

Terminer Contrôleur de séquence PRBS

Validateur de trame PS/2

Verilog

Contrôlez start, stop et parité impaire. Implémentez toutes les décisions indiquées.

Terminer Routeur de voies SRAM

Estimateur de fréquence réciproque

Verilog

Divisez une référence par une période mesurée. Implémentez toutes les décisions indiquées.

Terminer Validateur de trame PS/2

Décision de watchdog fenêtré

Verilog

Classez un kick comme précoce, valide ou tardif. Implémentez toutes les décisions indiquées.

Terminer Estimateur de fréquence réciproque

Arbitre rotatif huit requêtes

Verilog

Sélectionnez la première requête après le dernier gagnant. Implémentez toutes les décisions indiquées.