Cahier des charges

Chemin de données du multiplieur complexe

Calculez en combinatoire le produit de deux nombres complexes signés.

Multiplieur itératif 8 x 8

Multipliez deux octets en huit cycles par décalages et additions.

Diviseur itératif par restauration

Calculez quotient et reste non signés en huit itérations.

UAL 8 bits avec indicateurs

Regroupez huit opérations arithmétiques et logiques avec indicateurs.

Scanner de clavier matriciel 4 x 4

Verilog

Balayez quatre lignes et encodez la touche détectée.

Terminer UAL 8 bits avec indicateurs

Émetteur UART 8N1

Verilog

Sérialisez un octet avec bit de start, huit bits de données et bit de stop.

Terminer Scanner de clavier matriciel 4 x 4

Récepteur UART 8N1

Verilog

Échantillonnez une trame série 8N1 et signalez les erreurs de stop.

Terminer Émetteur UART 8N1

Récepteur PS/2

Verilog

Recevez une trame clavier PS/2 et contrôlez ses bits de start, parité et stop.

Terminer Récepteur UART 8N1

Générateur de synchronisation VGA

Verilog

Produisez compteurs de pixels, zone visible et impulsions de synchronisation paramétrables.

Terminer Récepteur PS/2

Arbitre de bus à priorité fixe

Verilog

Accordez un bus à un demandeur à la fois et conservez l’accord jusqu’à sa libération.

Terminer Générateur de synchronisation VGA

Opérateur de Sobel 3 x 3

Verilog

Calculez une approximation de magnitude de gradient sur une fenêtre de neuf pixels.

Terminer Arbitre de bus à priorité fixe

Contrôleur de SRAM asynchrone

Verilog

Transformez une requête interne en cycle SRAM temporisé de lecture ou d’écriture.

Terminer Opérateur de Sobel 3 x 3

Contrôleur DMA en rafale

Verilog

Copiez une suite de mots entre deux espaces d’adressage avec handshakes séparés.

Terminer Contrôleur de SRAM asynchrone

Contrôleur de cache direct-mapped

Verilog

Mettez en cache quatre mots et rechargez une ligne lors d’un miss.

Terminer Contrôleur DMA en rafale

Filtre de boucle pour PLL numérique

Verilog

Intégrez les événements avance/retard d’un détecteur de phase numérique.

Terminer Contrôleur de cache direct-mapped

Décision de rafraîchissement DRAM

Verilog

Arbitrez entre accès normal et refresh arrivé à échéance. Implémentez toutes les décisions indiquées.

Terminer Filtre de boucle pour PLL numérique

Commande DRAM fast-page-mode

Verilog

Détectez un hit de ligne ouverte et choisissez RAS/CAS. Implémentez toutes les décisions indiquées.

Terminer Décision de rafraîchissement DRAM

Arbitre mémoire avec urgences

Verilog

Priorisez les urgences puis appliquez une rotation. Implémentez toutes les décisions indiquées.

Terminer Commande DRAM fast-page-mode

Politique d’écriture cache

Verilog

Décidez hit, allocation ou write-back. Implémentez toutes les décisions indiquées.

Terminer Arbitre mémoire avec urgences

Adresse de descripteur DMA

Verilog

Calculez une adresse de descripteur indexée. Implémentez toutes les décisions indiquées.

Terminer Politique d’écriture cache

Classificateur flottant binaire16

Verilog

Classez zéro, subnormal, normal, infini et NaN. Implémentez toutes les décisions indiquées.

Terminer Adresse de descripteur DMA

Registre parallèle avec chaîne de scan

Verilog

Ajoutez un mode décalage de test à un registre parallèle paramétrable.

Terminer Classificateur flottant binaire16

Contrôleur BIST logique

Verilog

Générez les quinze motifs d’un LFSR 4 bits et compactez les réponses du circuit testé.

Terminer Registre parallèle avec chaîne de scan

Contrôleur de test mémoire March

Verilog

Testez une RAM de 16 octets par écriture et relecture de deux motifs complémentaires.

Terminer Contrôleur BIST logique

Code SECDED pour 8 bits

Verilog

Encodez huit bits avec un code de Hamming étendu et corrigez une erreur simple.

Terminer Contrôleur de test mémoire March

Filtre FIR en arithmétique distribuée

Verilog

Réalisez un FIR signé à quatre taps avec une LUT et un accumulateur série.