Hardware → Simulation Verilog

Reproduisez le chemin combinatoire qui incrémente une valeur BCD de 00 à 99.

NumériqueEmbarqué

Encodeur des deux premières priorités

Identifiez les deux requêtes actives de plus forte priorité dans un vecteur de huit bits.

NumériqueIndustrie

Résolution d’un bus open-drain

Modélisez quatre sorties open-drain reliées à une résistance de pull-up commune.

I/OEmbarqué

Soustracteur BCD un chiffre

Soustrayez deux chiffres décimaux avec emprunt. Implémentez toutes les décisions indiquées.

CalculNumérique

Arbre de parité équilibré

Calculez quatre parités locales puis la parité globale. Implémentez toutes les décisions indiquées.

TélécomNumérique

Détecteur de fenêtre symétrique

Verilog

Comparez un écart absolu à une tolérance. Implémentez toutes les décisions indiquées.

Terminer Arbre de parité équilibré

Additionneur à retenue circulaire

Verilog

Réinjectez la retenue dans la somme seize bits. Implémentez toutes les décisions indiquées.

Terminer Détecteur de fenêtre symétrique

Encodeur de grant one-hot

Verilog

Transformez huit requêtes en grant one-hot. Implémentez toutes les décisions indiquées.

Terminer Additionneur à retenue circulaire

Chemin binaire vers Gray

Verilog

Convertissez un mot binaire en code Gray. Implémentez toutes les décisions indiquées.

Terminer Encodeur de grant one-hot

Intermédiaire

0/9

Arbitre round-robin à trois requêtes

Implémentez l’arbitre cyclique à trois maîtres représenté par le schéma d’états.

IndustrieProcesseur

FSM du croupier de blackjack

Reproduisez la machine qui demande des cartes jusqu’à atteindre au moins 17.

NumériqueGrand public

Contrôleur de réveil numérique

Reproduisez les registres heure/minute et la logique de déclenchement du réveil.

EmbarquéGrand public

Chemin de données trame PS/2

Extrayez et validez un octet PS/2. Implémentez toutes les décisions indiquées.

I/OEmbarqué

Phase de diviseur programmable

Calculez la prochaine phase et l’événement de basculement. Implémentez toutes les décisions indiquées.

HorlogesCapteurs

Décodeur de cycle SRAM

Verilog

Déduisez CE, OE et ready depuis la phase. Implémentez toutes les décisions indiquées.

Terminer Phase de diviseur programmable

Chemin temps modulo 60

Verilog

Incrémentez secondes et minutes avec retenue. Implémentez toutes les décisions indiquées.

Terminer Décodeur de cycle SRAM

Blanchisseur octet par LFSR

Verilog

Avancez le PRBS et XORez son octet faible. Implémentez toutes les décisions indiquées.

Terminer Chemin temps modulo 60

Chemin de score blackjack

Verilog

Évaluez quatre cartes et ajustez les as. Implémentez toutes les décisions indiquées.

Terminer Blanchisseur octet par LFSR

Avancé

0/9

Séquenceur asynchrone pulse-mode

Reproduisez une machine pulse-mode dont chaque impulsion déclenche une transition atomique.

IndustrieContrôle

Maître de bus avec wait states

Reproduisez le maître qui maintient une transaction tant que l’esclave n’est pas prêt.

ProcesseurI/O

Unité de hazards pour pipeline VeSPA

Reproduisez les comparateurs et multiplexeurs de forwarding d’un pipeline processeur.

ProcesseurFPGA

Générateur DMA à stride

Calculez base plus index fois un stride. Implémentez toutes les décisions indiquées.

MémoireProcesseur

Recherche de tag cache direct

Séparez tag, index et offset puis validez un hit. Implémentez toutes les décisions indiquées.

MémoireProcesseur

Multiplexeur ligne-colonne DRAM

Verilog

Présentez alternativement ligne et colonne. Implémentez toutes les décisions indiquées.

Terminer Recherche de tag cache direct

Filtre de verrouillage PLL

Verilog

Mettez à jour un compteur selon l’erreur de phase. Implémentez toutes les décisions indiquées.

Terminer Multiplexeur ligne-colonne DRAM

Contrôle de flush VeSPA

Verilog

Choisissez le prochain PC et les commandes de flush. Implémentez toutes les décisions indiquées.

Terminer Filtre de verrouillage PLL

Analyseur de signature BIST

Verilog

Mélangez une réponse dans une signature polynomiale. Implémentez toutes les décisions indiquées.