TESTBENCH

Écrivez un testbench auto-vérifiant qui parcourt toute la table de vérité d'une porte ET.

Table de véritéOpération

Testbench d'un multiplexeur 2 vers 1

SélectionChemins de données

Vérifiez automatiquement les deux chemins de données et les deux valeurs du sélecteur.

Testbench d'un compteur 4 bits

Construisez une horloge et vérifiez le reset asynchrone, l'enable, le comptage et le rebouclage.

ResetActivation

Testbench : Porte OU

Vérifiez les quatre lignes de la table de vérité d’une porte OU.

Table de véritéOpération

Testbench : Porte OU exclusif

Vérifiez la table de vérité et les deux cas où une seule entrée est active.

Table de véritéOpération

Testbench : Porte inverseuse

VHDL

Vérifiez que la sortie est inversée pour les deux valeurs d’entrée.

Terminer Testbench : Porte OU exclusif

Testbench : Porte NAND

VHDL

Vérifiez la négation du produit, en particulier le cas deux entrées à 1.

Terminer Testbench : Porte inverseuse

Testbench : Porte NOR

VHDL

Vérifiez la sortie basse dès qu’une entrée est active et la sortie haute au repos.

Terminer Testbench : Porte NAND

Testbench : Décodeur 2 vers 4

VHDL

Vérifiez l’activation exclusive de chaque sortie et le comportement de l’activation.

Terminer Testbench : Porte NOR

Testbench : Comparateur 4 bits

VHDL

Vérifiez les relations inférieur, égal et supérieur sur des valeurs représentatives.

Terminer Testbench : Décodeur 2 vers 4

Testbench : Générateur de parité 4 bits

VHDL

Vérifiez la parité paire sur zéro, une valeur impaire et une valeur à deux bits.

Terminer Testbench : Comparateur 4 bits

Testbench : Demi-additionneur

VHDL

Vérifiez somme et retenue pour les quatre couples d’entrées.

Terminer Testbench : Générateur de parité 4 bits

Testbench : Additionneur complet 1 bit

VHDL

Vérifiez somme et retenue avec et sans retenue entrante.

Terminer Testbench : Demi-additionneur

Testbench : Additionneur 4 bits

VHDL

Vérifiez les retenues, les zéros et le débordement de l’addition.

Terminer Testbench : Additionneur complet 1 bit

Testbench : Soustracteur 4 bits

VHDL

Vérifiez la différence et l’emprunt sur des soustractions avec et sans emprunt.

Terminer Testbench : Additionneur 4 bits

Testbench : Encodeur prioritaire 4 bits

VHDL

Vérifiez la priorité du bit le plus significatif et le cas aucune requête.

Terminer Testbench : Soustracteur 4 bits

Testbench : Décodeur 7 segments

VHDL

Vérifiez les chiffres 0, 1, 8 et une valeur hors plage.

Terminer Testbench : Encodeur prioritaire 4 bits

Testbench : Décaleur 4 bits

VHDL

Vérifiez les décalages gauche et droite avec perte des bits sortants.

Terminer Testbench : Décodeur 7 segments

Testbench : Registre 4 bits avec enable

VHDL

Vérifiez le reset asynchrone, la capture et le maintien lorsque enable est désactivé.

Terminer Testbench : Décaleur 4 bits

Testbench : Registre à décalage série

VHDL

Vérifiez l’insertion série et la progression des bits sur plusieurs fronts.

Terminer Testbench : Registre 4 bits avec enable

Testbench : Détecteur de front montant

VHDL

Vérifiez qu’une impulsion d’un cycle apparaît uniquement lors d’une transition montante.

Terminer Testbench : Registre à décalage série

Testbench : Bascule D avec enable

VHDL

Vérifiez la capture au front montant et le maintien lorsque enable est nul.

Terminer Testbench : Détecteur de front montant

Testbench : Compteur descendant 4 bits

VHDL

Vérifiez reset, maintien et rebouclage de zéro vers quinze.

Terminer Testbench : Bascule D avec enable

Testbench : Compteur modulo 10

VHDL

Vérifiez la séquence décimale et le retour à zéro après neuf.

Terminer Testbench : Compteur descendant 4 bits

Testbench : Compteur en anneau 4 bits

VHDL

Vérifiez le déplacement du bit actif et le retour cyclique.

Terminer Testbench : Compteur modulo 10

Testbench : LFSR 4 bits

VHDL

Vérifiez la séquence pseudo-aléatoire et l’absence de verrouillage à zéro.

Terminer Testbench : Compteur en anneau 4 bits

Testbench : Étireur d’impulsion

VHDL

Vérifiez qu’une impulsion d’entrée produit une durée de sortie définie.

Terminer Testbench : LFSR 4 bits

Testbench : Filtre anti-rebond

VHDL

Vérifiez qu’une entrée doit rester stable plusieurs cycles avant acceptation.

Terminer Testbench : Étireur d’impulsion

Testbench : PWM 4 bits

VHDL

Vérifiez les bornes de duty-cycle et les transitions de la rampe.

Terminer Testbench : Filtre anti-rebond

Testbench : Timer 4 bits

VHDL

Vérifiez le chargement, le décompte et le pulse de fin.

Terminer Testbench : PWM 4 bits

Testbench : FSM feu tricolore

VHDL

Vérifiez les transitions cycliques de la machine et le reset vers l’état initial.

Terminer Testbench : Timer 4 bits

Testbench : Détecteur de séquence 101

VHDL

Vérifiez la détection avec chevauchement et les séquences incomplètes.

Terminer Testbench : FSM feu tricolore

Testbench : Accumulateur 4 bits

VHDL

Vérifiez l’addition conditionnelle, le maintien et le débordement modulo.

Terminer Testbench : Détecteur de séquence 101

Testbench : Additionneur saturant 4 bits

VHDL

Vérifiez la saturation à quinze au lieu du rebouclage.

Terminer Testbench : Accumulateur 4 bits

Testbench : Convertisseur binaire vers Gray

VHDL

Vérifiez les valeurs nulles, maximales et plusieurs changements de bits.

Terminer Testbench : Additionneur saturant 4 bits

Testbench : Vérificateur one-hot

VHDL

Vérifiez zéro, une seule position et plusieurs bits actifs.

Terminer Testbench : Convertisseur binaire vers Gray

Testbench : Vote majoritaire 5 entrées

VHDL

Vérifiez les seuils quatre contre un et trois contre deux.

Terminer Testbench : Vérificateur one-hot

Testbench : Générateur de parité 8 bits

VHDL

Vérifiez les mots pairs, impairs et les extrêmes.

Terminer Testbench : Vote majoritaire 5 entrées

Testbench : Registre avec clear prioritaire

VHDL

Vérifiez la priorité du clear sur l’écriture et le maintien.

Terminer Testbench : Générateur de parité 8 bits

Testbench : Voteur majoritaire paramétré

VHDL

Vérifiez la décision sur plusieurs profils proches du seuil.